

カーステレオシステム電源

BA4904A-V11

BA4904A-V11 は、カーステレオシステム電源として設計されており、特に電子同調式チューナ搭載システムに最適なアプリケーションが実現できます。5.0V 合計 1 系統 (VDD)、8.5V 合計 3 系統 (COM、FM、AM)、ハイサイド SW 合計 3 系統 (ANT+B、AMP+B、ACC+B) の合計 7 系統を用意しており、ACC、STAND BY 及び MODE 入力により ON/OFF コントロールが可能です。

●用途

カーステレオ

●特長

- 1) ACC 及び+B の電圧を監視し、内部で設定された電圧値との比較で MUTE にワンショットパルスを出力。
- 2) +B の電圧を監視し、内部で設定された電圧値との比較結果を BUDET に出力。
- 3) VDD の電圧を監視し、内部で設定された電圧値との比較結果を RESET に出力。
- 4) 全ての電源出力は PNP 出力で低飽和電圧型。
- 5) 出力電流制限回路を内蔵しているため、出力短絡などによる IC 破壊を防止。
- 6) 過電圧保護回路を内蔵しているため、+B 及び ACC に対してのサージ入りに強い設計。
- 7) 16pin POWER パッケージにより、許容損失が大きくとれるうえ、省スペース設計に最適。

●絶対最大定格 (Ta = 25°C)

Parameter	Symbol	Limits	Unit
電源電圧	+B / ACC	30	V
許容損失	Pd	3400 ^{*1}	mW
動作温度範囲	Topr	-40~+85	°C
保存温度範囲	Tstg	-55~+150	°C
尖頭印加電圧	+B / ACC peak	50 ^{*2}	V

*1 Ta=25°C以上で使用する場合は、1°Cにつき27mWを減じる。
*2 tr≥1msec. 印加時間 200msec.


●推奨動作条件 (Ta = 25°C)

Parameter	Symbol	Min.	Typ.	Max.	Unit
推奨電源電圧範囲	+B / ACC	10	13.2	16	V
動作可能電圧範囲*	+B / ACC	9.6	13.2	24	V
MUTE部動作限界電圧	+B	4.0	-	-	V

*電氣的特性を保証するものではありません。(特に減電時)

レギュレータ

●ブロックダイアグラム




レギュレータ

●端子説明





PIN	端子名	端子説明
1	ANT+B	MODE端子が“M”または“H”電圧の時に、バッテリー電源電圧を出力（13V系）
2	AMP+B	ST・BY端子が“H”電圧の時に、バッテリー電源電圧を出力（13V系）
3	ACC+B	ACC端子電圧が8.6V以上で、バッテリー電源電圧を出力（13V系）
4	+B	バッテリー電源（13V）接続端子
5	COM	ST・BY端子が“M”または“H”電圧の時に、8.5V出力
6	VDD	5V電源出力
7	AM	MODE端子が“M”電圧の時に、8.5V出力
8	FM	MODE端子が“H”電圧の時に、8.5V出力
9	MUTE	ワンショット出力端子（5V）
10	MODE	AM / FM電源出力切替え（“L”：OFF、“M”：AM、“H”：FM）
11	CE	ワンショットパルス時定数設定用コンデンサ接続端子
12	ACC	ACC電源（13V）接続端子
13	ST・BY	電源出力許可入力（“L”：VDDのみ、“M”：VDD, COM、“H”：全て）
14	Bu DET	バッテリー電圧低下信号（+B=8.6V以上で“L”、NPN-Trオープンコレクタ出力）端子
15	RESET	減電圧、パワー-ON RESET出力（VDD=4.15V以下で“L”、NPN-Trオープンコレクタ出力）
16	GND	グラウンド

●入出力回路図



レギュレータ

●各入出力部等価回路



レギュレータ

●電気的特性

(特に指定のない限り Ta = 25°C +B / ACC=13.2V)

Parameter	Symbol	Min.	Typ.	Max.	Unit	Conditions	Test Circuit
+Bスタンバイ時回路電流	I+B	-	1.05	1.40	mA	+B=13.2V ACC=0V	Fig.1
【VDD】							
無負荷時出力電圧	V _{O01}	4.89	5.10	5.31	V	I _{O1} =0mA	Fig.1
出力電圧	V _{O1}	4.80	5.00	5.20	V	I _{O1} =200mA	Fig.1
電圧変動	ΔV _{O11}	-	30	200	mV	I _{O1} =200mA +B=7~24V	Fig.1
負荷変動	V _{O11}	-	100	170	mV	I _{O1} ;10→200mA	Fig.1
最小入出力電圧差	ΔV _{O12}	-	1.3	1.75	V	I _{O1} =200mA, +B=5.5V	Fig.1
短絡保護開始電流	I _{O1}	200	-	-	mA	V _{O1} ≥4.8V	Fig.1
リップル除去率	RR1	41	45	-	dB	f=100Hz, V _{RR} =-10dBV, I _{O1} =200mA	Fig.2
流入電流	I _{IN1}	-	290	390	μA	VDD=5V, +B=0V	Fig.4
【COM】							
無負荷時出力電圧	V _{O02}	8.35	8.80	9.25	V	I _{O2} =0mA	Fig.1
出力電圧	V _{O2}	8.05	8.50	8.95	V	I _{O2} =200mA	Fig.1
電圧変動	ΔV _{O21}	-	50	230	mV	I _{O2} =200mA +B=10.5~24V	Fig.1
負荷変動	V _{O21}	-	100	240	mV	I _{O2} ;100→300mA	Fig.1
最小入出力電圧差	ΔV _{O22}	-	0.4	0.7	V	I _{O2} =200mA, +B=8.05V	Fig.1
短絡保護開始電流	I _{O2}	550	-	-	mA	V _{O2} ≥8.05V	Fig.1
リップル除去率	RR2	41	45	-	dB	f=100Hz, V _{RR} =-10dBV, I _{O2} =200mA	Fig.2
ショート電流	IS2	55	110	-	mA	V _{O2} =0V	Fig.1
【FM】							
無負荷時出力電圧	V _{O03}	8.10	8.55	9.00	V	I _{O3} =0mA	Fig.1
出力電圧	V _{O3}	8.05	8.50	8.95	V	I _{O3} =100mA	Fig.1
電圧変動	ΔV _{O31}	-	30	140	mV	I _{O3} =100mA +B=10.5~24V	Fig.1
負荷変動	V _{O31}	-	10	100	mV	I _{O3} ;50→100mA	Fig.1
最小入出力電圧差	ΔV _{O32}	-	0.4	0.7	V	I _{O3} =100mA, +B=8.05V	Fig.1
短絡保護開始電流	I _{O3}	150	-	-	mA	V _{O3} ≥8.05V	Fig.1
リップル除去率	RR3	41	45	-	dB	f=100Hz, V _{RR} =-10dBV, I _{O3} =100mA	Fig.2
【AM】							
無負荷時出力電圧	V _{O04}	8.10	8.55	9.00	V	I _{O4} =0mA	Fig.1
出力電圧	V _{O4}	8.05	8.50	8.95	V	I _{O4} =100mA	Fig.1
電圧変動	ΔV _{O41}	-	30	140	mV	I _{O4} =100mA +B=10.5~24V	Fig.1
負荷変動	V _{O41}	-	10	100	mV	I _{O4} ;50→100mA	Fig.1
最小入出力電圧差	ΔV _{O42}	-	0.4	0.7	V	I _{O4} =100mA, +B=8.05V	Fig.1
短絡保護開始電流	I _{O4}	150	-	-	mA	V _{O4} ≥8.05V	Fig.1
リップル除去率	RR4	41	45	-	dB	f=100Hz, V _{RR} =-10dBV, I _{O4} =100mA	Fig.2
【ANT+B】							
最小入出力電圧差	ΔV _{O52}	-	0.6	1.1	V	I _{O5} =100mA	Fig.1
負荷変動	V _{O51}	-	50	200	mV	I _{O5} ;10→100mA	Fig.1
短絡保護開始電流	I _{O5}	150	-	-	mA	V _{O5} ≥12.1V	Fig.1
【AMP+B】							
最小入出力電圧差	ΔV _{O62}	-	0.6	1.1	V	I _{O6} =100mA	Fig.1
負荷変動	V _{O61}	-	50	200	mV	I _{O6} ;10→100mA	Fig.1
短絡保護開始電流	I _{O6}	150	-	-	mA	V _{O6} ≥12.1V	Fig.1
【ACC+B】							
ONスレッシュ	V _{AN}	8.1	8.6	9.1	V	ACC電圧, R _{ACC} =10kΩ	Fig.1
OFFスレッシュ	V _{AF}	8.0	8.5	9.0	V	ACC電圧, R _{ACC} =10kΩ	Fig.1
ヒステリシス幅	V _{AHY}	50	100	150	mV	ACC電圧, R _{ACC} =10kΩ	Fig.1
最小入出力電圧差	ΔV _{O72}	-	0.9	1.4	V	I _{O7} =500mA	Fig.1
負荷変動	V _{O71}	-	300	450	mV	I _{O7} ;10→500mA	Fig.1
短絡保護開始電流	I _{O7}	650	-	-	mA	V _{O7} ≥11.8V	Fig.1

◎耐放射線設計はしていません。短絡保護開始電流はスペックMin.以下で使用してください。

レギュレータ

Parameter	Symbol	Min.	Typ.	Max.	Unit	Conditions	Test Circuit
【MUTE】 使用上の注意 13項参照							
出力電圧	V ₀₈	5.0	5.5	6.0	V	I ₀₈ =10mA, I ₀₁ =500μA, +B=7V	Fig.3
CEディスチャージ電流	I _{DIS}	70	–	–	mA	V _{CE} =2.5V, +B=7V	Fig.3
パルスCE出力電流	I _{TM}	1.2	2.0	2.8	μA	V _{CE} =1.6V	Fig.3
CEスタンバイ電圧	V _{CE}	0.4	0.6	0.8	V	+B=7V	Fig.3
パルスしきい値	V _{TM}	2.4	2.6	2.8	V		Fig.3
パルス幅	TM	0.6	1.0	1.4	sec.	CE=1.0μF	Fig.3
(ACC) タイミングチャート参照							
立ち上がりスレッシュ	V _{TAR1}	0.9	1.0	1.1	V	R _{ACC} =10kΩ	Fig.3
立ち上がり 遅延スタートスレッシュ	V _{TAR2}	8.1	8.6	9.1	V	R _{ACC} =10kΩ	Fig.3
立ち下がりスレッシュ	V _{TAF1}	8.0	8.5	9.0	V	R _{ACC} =10kΩ	Fig.3
ヒステリシス幅	V _{AH}	50	100	150	mV	R _{ACC} =10kΩ	Fig.3
立ち下がり 遅延スタートスレッシュ	V _{TAF2}	0.9	1.0	1.1	V	R _{ACC} =10kΩ	Fig.3
(+B) タイミングチャート参照							
立ち上がりスレッシュ	V _{TBR1}	3.7	4.0	4.3	V		Fig.3
立ち上がり 遅延スタートスレッシュ	V _{TBR2}	8.1	8.6	9.1	V		Fig.3
立ち下がりスレッシュ	V _{TBF1}	8.0	8.5	9.0	V		Fig.3
ヒステリシス幅	V _{BH}	50	100	150	mV		Fig.3
立ち下がり 遅延スタートスレッシュ	V _{TBF2}	3.7	4.0	4.3	V		Fig.3
【MODE】							
OFF MODEレベル	V _{TR1}	–	–	1.0	V	OFF MODE	Fig.1
AM ONレベル	V _{TR2}	1.4	–	2.0	V	AM MODE WITH ANT+B	Fig.1
FM ONレベル	V _{TR3}	2.6	–	–	V	FM MODE WITH ANT+B	Fig.1
入力電流	I _{MO}	–	30	42	μA	MODE=5V	Fig.1
【STANDBY】							
OFF MODEレベル	V _{TR1}	–	–	1.0	V	OFF MODE	Fig.1
COM ONレベル	V _{TR2}	1.4	–	2.0	V	COM MODE	Fig.1
AMP+B ONレベル	V _{TR3}	2.6	–	–	V	AMP+B MODE WITH COM, ANT+B, AM, FM	Fig.1
入力電流	I _{MO}	–	30	42	μA	STANDBY=5V	Fig.1
【BUDET】							
ON スレッシュ	V _{DN}	8.1	8.6	9.1	V	+B電圧	Fig.1
OFF スレッシュ	V _{DF}	8.0	8.5	9.0	V	+B電圧	Fig.1
ヒステリシス幅	V _{DH}	50	100	150	mV		Fig.1
ON時出力飽和電圧	V _{DSAT}	–	0.1	0.3	V	I ₀₈ =1mA	Fig.1
【RESET】							
動作開始電圧	V _{RSB}	–	–	1.0	V	VDD電圧, V ₀ ≤0.3V R _{rest} =10kΩ	Fig.4
検出電圧	V _{RE}	4.0	4.15	4.3	V	VDD電圧	Fig.4
ON時出力飽和電圧	V _{SAT}	–	0.1	0.3	V	I ₀ =1mA, VDD=1V	Fig.1
【ACC】							
流入電流	I _{ACC}	16	26	36	μA	ACC=13.2V, R _{ACC} =10kΩ	Fig.1
クランパー動作開始電圧	V _{CAP}	–0.25	–0.15	–0.05	V	ACC端子電圧, I ₀ =12mA	Fig.4

©耐放射線設計はしていません。

レギュレータ

設計保証項目

Parameter	Symbol	Min.	Typ.	Max.	Unit	Conditions
負サージ電流 *	INACC	12	-	-	mA	ACC端子
負サージ電流 *	IN+B	500	-	-	mA	+B端子
VDD出力電圧	V ₀₁	4.75	5.00	5.25	V	I _o =200mA, -40~85°C
COM出力電圧	V ₀₂	7.95	8.50	9.05	V	I _o =200mA, -40~85°C
FM出力電圧	V ₀₃	7.95	8.50	9.05	V	I _o =100mA, -40~85°C
AM出力電圧	V ₀₄	7.95	8.50	9.05	V	I _o =100mA, -40~85°C
サーマルシャットダウン検出温度	TSD	120	-	-	°C	

*印加時間60msec 10回

●測定回路図




Fig.1




Fig.2




Fig.3

*1 1.5M
*2 0.1µ





Fig.4

レギュレータ


●動作説明

MUTE タイミングチャート

Function-1



Function-2



* TMはCE端子のコンデンサにて設定。


* +B, ACCの立ち上り、立ち下り時間は下記とする。(設計保証)

0.2VCC→0.8VCC: 50 μ s以上

0.8VCC→0.2VCC: 50 μ s以上 (ただし、+Bについては20ms以上、応用回路図2の場合)


(VCC: +B, ACC=13.2V)

STB 入力タイミングチャート




レギュレータ


AM, FM 出力タイミングチャート



BuDET タイミングチャート




RESET タイミングチャート



レギュレータ

入出力タイミングチャート




+B, ACCの立ち上がり、立ち下り時間は下記とする。(設計保証)
 0.2VCC→0.8VCC: 50 μ s以上
 0.8VCC→0.2VCC: 50 μ s以上 (ただし、+Bについては20ms以上、応用回路図2の場合)
 (VCC: +B, ACC=13.2V)


レギュレータ

●応用回路図

応用回路図 1



応用回路図 2 (ディップ判定回路)



レギュレータ

●使用上の注意

1. 本製品におきましては品質管理には十分注意を払っておりますが、印加電圧及び動作温度範囲等の絶対最大定格を超えた場合、破壊の可能性があります。破壊した場合、ショートモードもしくはオープンモードなど、特定できませんので絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど、物理的な安全対策を施すようご検討ください。
2. 応用回路に関して
 応用回路例は推奨すべきものと確信しておりますが、ご使用にあたっては更に特性のご確認を十分にお願います。外付け回路定数を変更してご使用になるときは、静特性のみならず過渡特性も含め外付け部品及び当社 IC のパラメータ等を考慮して、十分なマージンをみて決定してください。また、特許権に関しましては当社では十分な確認はできておりませんのでご了承ください。
3. 動作電源電圧範囲について
 動作電源電圧範囲であれば、動作周囲温度の範囲で一応の回路機能動作が保証されています。特性値に関しましては、電気的特性の規格値保証はできませんが、これらの範囲内では特性値の急激な変動はありません。
4. 許容損失 Pd について
 許容損失については、fig.5 に熱軽減率特性と IC の内部消費電力の概算を掲載しておりますので、使用温度範囲でご使用の最大電力を満足させる設計をお願いします。
5. 過電圧保護回路について
 過電圧保護は +B (4pin)、ACC (12pin) と GND (16pin) 間が約 27V (常温) をいずれかが超えると各出力電圧は OFF されるように設計されています。使用電源電圧範囲にはご注意ください。
6. 各出力の発振止めのコンデンサについて
 ANT+B (1pin)、AMP+B (2pin)、ACC+B (3pin)、COM (5pin)、VDD (6pin)、AM (7pin)、FM (8pin) の各出力端子と GND 間には発振止めのコンデンサを必ず入れてください。コンデンサの容量は 4.7 μ F 以上で、温度特性など容量変化の小さいタンタル電解コンデンサを推奨します。
7. 過電流保護回路について
 ANT+B (1pin)、AMP+B (2pin)、ACC+B (3pin)、COM (5pin)、VDD (6pin)、AM (7pin)、FM (8pin) の各出力端子には、それぞれの電流出力に応じた過電流保護回路が内蔵されており、過電流時の IC 破壊を防止します。この保護回路は、「垂下フの字型」の電流制限で、大容量コンデンサ等で瞬時に大電流が流れても電流制限されてラッチアップしないように余裕をもって設計しております。また、出力電圧が 1V 以下の場合、出力はショートモードとみなされ、出力電流がより制限されますので、セット設計の際にはよくご確認ください。
8. サーマル回路内蔵について
 熱的破壊防止のため、温度保護回路を内蔵しておりますので、サーマル回路動作時には VDD 以外の全出力が OFF 状態となりますが、一定温度に戻ると復帰します。
9. +B-ACC 間の電位差について
 +B の電圧値が ACC の電圧値を下回ると、IC 内部で +B-ACC 間に入っている IC 内部ダイオードを介して電流が流れます。
 また、1V 以上電位差が開きますと、このダイオードが完全に ON します。この時の電流が 5mA 以内であれば、破壊などの問題はないと思われます。この電流制限のために、ACC 端子に 10k Ω 程度の抵抗を挿入するなどの対策をお奨めします。
10. 接地についての注意
 応用回路例に示された接地は各接地とも GND (16pin) 端子に対して十分短いパターン引き回しとし、更に電氣的干渉を生じないパターン配置にしてください。
11. アプリケーションの通常使用条件では問題ありませんが、入力 (+B) 及び GND と各出力が通常電位と逆になるモードが存在する場合、または、出力端子に電流が流入するような特異動作の場合、IC が破壊する恐れがあるため、バイパス経路及び逆接防止ダイオードの挿入をお奨めします。
12. ACC 端子について
 ACC 端子にはクランプ回路が付加されており、発振止めのコンデンサ 1 μ F 以上を入れてください。更に、直列に挿入する抵抗 10k Ω に関しましては、温度特性等を含め高精度の抵抗を挿入してください。ただし、10k Ω 以外の抵抗を挿入した場合、電気的特性の (ACC) のスレッシュ及びヒステリシス幅が変化します。

レギュレータ

13. MUTE 出力電圧について


MUTE 出力電圧につきまして、その立ち上がり時や+B 変動時に、MUTE にディップが発生する可能性があります。応用回路図 2 におきまして、ディップの判定を $V_{MUTE} \leq 4V$ とした場合、ディップ幅のワースト値は 5ms となります。(設計保証) ただし、条件によりディップ幅の傾向が変化しますので、セット設計の際にはよくご確認ください。下表にその傾向を示します。

アイテム	MUTEディップ幅	
	小	大
VDD負荷電流	大	小
VDD外部コンデンサ	小	大
VDD外部コンデンサインピーダンス	大	小
+B外部コンデンサ	大	小
MUTE負荷電流	大	小
ACC+B外部コンデンサ	小	大 ^{*1}

*1 ACC+B外部コンデンサが数 μ F~数百 μ Fを境(常温)にディップ幅は小さくなる傾向にあります。

14. 出力端子に大きなインダクタンス成分を含む負荷が接続され、起動時及び出力 OFF 時に逆起電力の発生が考えられる場合には、保護ダイオードの挿入をお願いします。


(例)



15. BuDET 出力電圧について


+B 変動時において、その立ち上がり時間 t_r 及び立ち下がり時間 t_f が 1ms 以下の場合、BuDET にディップが発生する可能性があります。また、 t_f が 50 μ s 以下の場合、+B>9.0V でも BuDET にパルスが発生する可能性があります。セット設計の際にはよくご確認ください。ただし、これらはいくまでも参考データであり、保証の範囲ではありません。

(例) ① +B立ち上がり時(ディップ発生)




レギュレータ

② +B立ち下がり時(ディップ発生)



③ +B立ち下がり時(パルス発生)




(注) ただし、BuDETはVDDに抵抗47k Ω でプルアップ、
また、VDD端子コンデンサは22mF。

16. RESET 出力電圧について

+B 変動時において、立ち下がり時間 t_f が、150 μs 以下の場合、RESET にディップが発生する可能性がありますので、セッティングの際にはよくご確認ください。ただし、これらはあくまでも参考データであり、保証の範囲ではありません。

+B立ち下がり時(RESET)



(注) ただし、RESETはVDDに抵抗47k Ω でプルアップ、
また、VDD端子コンデンサは22mF。

レギュレータ

●電気的特性曲線




Fig.5 許容損失熱軽減特性

●外形寸法図 (Units : mm)

